PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-241856

(43)Date of publication of application: 28.10.1986

(51)Int.Cl.

G06F 13/24

G06F 9/46

(21)Application number: 60-083864

(71)Applicant: MATSUSHITA GRAPHIC COMMUN SYST INC

(22)Date of filing: 19.04.1985

(72)Inventor: NOMA NOBUHIKO


TAKAGI GENZO

(54) INTERRUPTION RELEASING SYSTEM FOR REGISTER

(57)Abstract:

PURPOSE: To release smoothly and quickly the interruption to a register by providing selection control part for the selection of a single bit and a bit resetting part for the transmission of a clear signal to the selected bit to the register and then releasing the interruption after all bits are turned off.

CONSTITUTION: When '1' is set at a certain bit of a register 15, the '1' signal is detected by an OR gate 16 and the signal IRQ is transmitted to a processor. The highest flip-flop is detected out of those flip-flops of the highest position deciding circuit which are set at '1' and form a selection control part 19 and this detection signal is delivered to a selector 18. The gate of only a single CLR signal line designated by the detection signal is opened and the read signal is sent to the CLR signal line. The designated bit of the register 15 is cleared and the processor performs a prescribed interruption. The processor receives again the signal IRQ when a series of processes are through and reads the register 15. This simplifies the circuit constitution and the operating procedure and attains the effective release of an interruption.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-241856

⑤Int,Cl.¹

識別記号

庁内整理番号

匈公開 昭和61年(1986)10月28日

G 06 F 13/24

A-7165-5B F-8120-5B

審査請求 未請求 発明の数 1 (全5頁)

69発明の名称

レジスタの割込解除方式

②特 願 昭60-83864

②出 願 昭60(1985)4月19日

切発 明· 者 野 間

伸彦

東京都目黒区下目黒2丁目3番8号 松下電送株式会社内東京都目黒区下目黒2丁目3番8号 松下電送株式会社内

⑩発 明 者 高 木 元 三 ⑪出 願 人 松下電送株式会社

東京都目黒区下目黒2丁目3番8号

⑩代 理 人 弁理士 中尾 敏男

外1名

明 紐 書

1、発明の名称

レジスタの割込解除方式

2、特許請求の範囲

複数ピットによって構成され、これらのピットのセット状態を検出して処理装置に対する割込み指令を発するレジスタに、処理装置からの認出してのによって作動し、上配ピットのうちの選択された一つのピットに向けてクリア信号を発するピットリセットの選択を行なわせる選択制御とを設け、セット状態にあるピットを順次クリアをでついてのクリア操作完了によって到込み解除をするようにしたことを特徴とするレジスタの割込解除方式。

3、発明の詳細な説明

産業 上の利用分野

本発明はレジスタの割込解除方式、特に割込命 令データの説出し及びリセット操作を手際よく行 なうことができるようにした割込解除方式に関す るものである。

従来の技術

例えばファクシミリの様な、通信回線を使って データの伝送を行なり装置では、との装置の内の で各種処理操作をするために、複数のデータ処理 部間でデータを送受信するのが一般的である。そ して、かかるデータ処理部間でのデータ送受信操 作は、データ処理部間にステイタス・レジスタを 配置し、とのステイタス・レジスタのデータ内容 に従って割込み動作等をコントロールするととに より実行される。

かかるデータ処理部間における割込み及び割込み解除動作を行なわせる制御回路の一般例としては、例えば第2図に示すようなものがある。これは、ハンドシェーク法によるデータ送受信回路を制御する回路である。データ送受信回路は、データ端末装置(通常、端末装置に相当し、以下DTEと略称する)側に設けられ、当該DTE側のデータ回線であるパス2に接続されて送信データの処理、送出を行う第1の処理装置1と、データ回

嶽終端裝置(通信回線等、以下DCEという)側 に設けられ、とのD C E 側のパス4 に接続されて 受信データの処理,送出を行う第2の処理装置3 とを有する。かかる第1及び第2の処理装置1, 3 に対して各種動作指令を発して制御するために、 パス2,4間にはステイタス・レジスタ5が設置 される。とのステイタス・レジスタ5は、上記の 如きデータ伝送システムにあっては、送信データ を格納する送信データ・レジスタ、受信データを 格納する受信データ・レジスタの状態を表わすヒ ット(TX・EMPTY; RX・FULL)や、 これら送信データ・レジスタ、受信データレジス タと第1の処理装置1、第2の処理装置3との間 でデータの送信が行なわれたときの作動の正常, 異常の別を表わすピット(TX・ハンドシェイク エラー;RX・ハンドシェイクエラー)等の各フ ラグビットを有する。

そして、第1の処理装置1から送信データを送出したいときは、先ず第1の処理装置がステイタス・レジスタに割込みをかけ、このステイタス・

み解除を行なり。

をのような第1の処理装置1、或は第2の処理装置3によるステイタス・レジスタ6への割込み及び割込み解除が行なえる様にするためのステイタス・レジスタ6の構造としては従来から第2図に示すようなものがあった。とのステイタス・レジスタは、バス2の各バス線DO~DTとバス4の各バス線QO~QTの間にするフリップ・フロップFO~FTと、これらのフリップ・フロップFO~FTと、これらのフリップ・フロップFO~FTにおけるオン(*1*が立っている)又はオフ(*0*が立っている)状態を検出するオアゲート8と、処理装置1又は3に向けてIRQ信号を発するSR(セット・リセット)フリップ・フロップでとから成る。フリップ・フロップFO~FTはそれぞれバス2のそれぞれ対応するバス線DO~DTに接続される入力用のD端子と、バス4のそれぞれ対応するバス線Q

~Q7に接続される出力用のQ端子と、第1の処理装 <u>1又は第2の処理装置</u> 置3からステイタス・レジスタ5へ発せられた読 出し信号が入力される&E端子と、各フリッ プ・フロップFQ~F7において『1『が立って レジスタ6の所定のビットに"1"(TX・EMPTY:送信データ・レジスタが空であることを示す)が立っていることを確認し、その後DTE個のパス2を通して送信データ・レジスタに送信データを送出すると共に上記ステイタス・レジスタ5の所定のビットに"O"を書込んでリセット即ち割込み解除を行なう。次いでこの送信データは第2の処理装置3によりDCE側のバス4を通して就出され、所定の処理が施される。

いる時に出力するBG端子とを有し、各フリップ・ フロップFO~FTのEG端子から出た合計8本 の信号線がオアゲート6に入力される。オアゲー ト6とSRフリップ・フロップでとは、前者の出 力信号が後者のセット端子Sに入力される様に出 力され、当該SRフリップ・フロップィがセット 状態になったときに IRQ信号が第1の処理装置 1又は第2の処理装置3に向けて出力され、とれ らの処理装置3に対して割込み操作が行なわれる。 また、第1の処理装置1又は第2の処理装置3か らの読出し信号はSRフリップ・フロップてのリ セット端子Rにも入力され、IRQ信号によって 割込み操作を開始した処理装置1又は3がスティ タス・レジスタ5に読出しをかけるとSRフリッ ブ・フロップではリセット状態となりIRQ信号 が停止する。

発明が解決しようとする問題点

ところで、このような従来のレンスタの割込解 除方式にあっては、ステイタス・レンスタ 5 の或 るピットに・1 * が立つことによってS R フリッ

ブ・フロップから出力されたIRQ信号は、処理 **装置側から銃出し信号が入力されることによりり** セットされ出力停止となる。しかしながら、処理 内容如何によっては、ステイタス・レジスタ5の フリップフロップFO~FTのうち、複数のフリ ップ・フロップ(例えばF2とF5)に『1』が 立っており、それぞれのフリップフロップ(つま り第3ピットと第8ピット)において互いに異な った状態情報が格納される場合がある。とのよう な場合、上記従来例では、処理装置1又は3から **読出し信号が入力され一方のフリップ・フロップ** (例えばF6)に対して読出しが行なわれると、 SRフリップ・フロップではリセットされて割込み が解除されIRQ信号が停止されてしまうため、 他方のフリップ・フロップト2に対しては何時ま でたっても銃出しがかからないという不具合があ 2 to

本発明は、このような従来の問題点に着目してなされたもので、その目的は、レジスタに対する割込解除を円滑且つ迅速に行なえる方式を提供す

信号によっていいます。 はこれないのでは、レジスタに格納されたデータが脱出伝 される。他方、既出し君釈御下で、レジスタを使っていいます。他方、アドローをでは、カカロのでは、カカロのででは、カカロのでは、カカーののかを監視のりなれて、アックののでは、アックのののでは、アックののでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックをは、アックをは、アッのでは、アックをは、アックをは、アッのでは、アッのでは、アックをは、アックをは、アッのでは、アックをは、アッのでは、アッののでは、アッののでは、アッのの

実 施 例

第1 図は、本発明のレジスタの割込解除方式を 実行するためのレジスタ構造の一実施例を示す図 であり、このレジスタ1 5 は上記従来のスティタ ス・レジスタ5 と同様、例えば第2 図に示すよう るととにある。

問題点を解決するための手段

本発明は上記目的を達成するため、レジスタの各ビット出力端子から、各ビットのオン、オフ状態を検出する部材と、オン状態にある複数ピットのうち、一つのビットを選択する選択制御部における選択結果に基づいて、選択されたビットへクリア信号を発するビットトリア信号を発するビットにしていると共にオフ作動完了によってのビットについてのオフ作動完了によって割込み解除をするようにしたことを要旨とするものである。

作用

レジスタを構成し、各ビットに対応するフリップ・フロップFO~F7のうち少なくともいずれか1つに・1・が立つと、全てのフリップ・フロップからの出力信号を監視する部位から処理装置へ向けてIRQ信号が発せられ、処理装置からは 銃出し信号がレジスタへ送出される。この読出し

なデータ伝送装置内で使用される。との実施例に 係るレジスタ1 5は、各パス線DO~D7と、パ ス線Q0~QTの間に接続され、且つレジスタ15 の各ピットに対応するフリップ・フロップF10 ~ 『 1 7 と、とれらのフリップ・フロップ 『 1 0 ~F17におけるオン(『1~が立っている)又 はオフ(*O*が立っている)状態を検出し、処 理装置1又は3に向けてIRQ信号を発するオア ゲート18と、各フリップ・フロップF10~F 17に対応してそれぞれの出力端子に接続された トライステート・パッファB10~B1ァと、フ リップ・フロップF10~F17のうち選択され たフリップ・フロップに向けてクリア信号を送出 するピットリセット部即ちセレクタ18と、フリ ップ・フロップド10~ド17のうち、・1 *が 立ってオン状態にあるフリップ・フロップを検出 すると共にセレクタ18に上記オン状態にあるフ リップ・フロップの一つを選択させる選択制御部 19とを有して成る。

フリップ・フロップド:10~ド17は、それぞ

れ対応するバス線Do~Dァに接続される入力用 の D 端子と、それぞれ対応するパス線 Q O ~ Q T に接続される出力用のQ端子と、セレクタ18か 5送られて来たクリア信号を入力するCLR 端子 とを有し、各フリップ・フロップド1〇~F17 のQ端子から出た信号線から分岐した合計8本の 信号線がオアゲート18亿入力される。そして、 オアゲート8は、とれに入力する8本の信号線の うち少なくとも1本から*1*信号が入力される と処理装置に対してIRQ信号を発するようにな っている。さらに、各フリップ・フロップF10 ~『17のQ端子出力信号線からは別の信号線が 分岐しており、この合計8本の信号線は選択制御 部19へ信号入力するようになっている。トライ ステート・パッファB10~B17及びセレクタ 18には、処理装置から発せられた競出し信号が 入力される。また、本実施例において、選択制御 部19には『1~が立っているフリップ・フロッ ブのうち最上位のフリップ・フロップを検出する 最上位検出回路が使われる。

を送出する。とれによって、レジスタ15の指定されたピットはクリアされ処理装置は所定のの割込み処理操作を行なう。また、レジスタ15内において、・1°が立っていたで対するクリアはのピットが複数である。といれて、上記最上位のピットには「1°が立ってはないない。」のでは、上記を受け、というのでは、上記を受け、というのでは、というのではないでは、というのがピートのの指令によって、新たな最上に対応するのによって、新たな最上に対応するのによって、新たな最上に対応するのによって、新たな最上に対応するのによって、新たな最上に対応する。との説出し操作時には当該新たな厳上にとっトのみがクリアされる。

こうして、オン状態にあるビットが最上位から、 割込み操作ごとに順次クリアされて行き、全ての ビットがクリアされるとオアゲート18はオフと なり、IRQ信号の出力も停止する。そして、か かる割込解除方式を採用することにより、処理装 置からの銃出し起動によって全てのビットに対し

かかる構成を有するレジスタ15において、レ ジスタ15のいずれかのピットに"1 * が立つと この"1"信号はオアゲート18によって検知さ れ、当該オアゲート16から処理装置に向けて I RQ信号が発せられる。このIRQ信号を受けた 処理装置はレジスタ15に対して読出し信号(第 1 図中READで表わす)を発し、この銃出し信 号はトライステートパッファB10~B17とセ レクタ18とに入力される。トライステートパッ ファB10~B16への入力によってレジスタ15 のデータがパス線QO~QTに銃出される。他方 セレクタ18側においては、選択制御部19を構 成する最上位判定回路"1°となっているフリッ ブ・フロップ(即ちオン状態にあるビット)のり ち最上位のものを検出し、その検出信号を上記セ レクタ1Bへ向けて出力する。との検出信号を受 けたセレクタ18は8本あるCLR信号線のうち、 上記検出信号によって指定された1本のCLR信 号線のみのゲートを開き、この1本のCLR信号 線に銃出し信号(即ち、との場合はクリア信号)


てクリア作動がかかるということはなくなる。 発明の効果

4、図面の簡単な説明


第1 図は本発明の一実施例に係るレジスタの構成を示すプロック図、第2 図は本発明が適用されるデータ送受信制御回路を示す結練図、第3 図は従来のレジスタ構造を示すプロック図である。

1 ……第1 の処理装置、 2 ……バス (D T E 側) 3 ……第2 の処理装置、 4 ……バス (D C E 側) 5 …… ステイタス・レジスタ、6 , 1 6 …… オアゲート、1 5 …… レジスタ、1 8 …… セレクタ(ビットリセット部)、1 9 …… 選択制御部。代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 図



第 2 図



第 3 図

